问题描述：
[单选]
不完整的条件语句的描述，是Verilog描述时序电路的途径之一。
A．正确
B．错误
参考答案：查看无
答案解析：无
☆收藏
答案解析：无
☆收藏
上一篇：没有了
下一篇：高阻态Z可以在电路模块中被信号所传递。
- 我要回答: 网友(13.58.125.166)
- 热门题目: 1.continue语句用于终止 2.下列哪些问题是金融工程有可能 3.容易成功的十种能力：1、解决