问题描述：
[单选]
VHDL语言中信号定义的位置是（）。
A．实体中任何位置
B．实体中特定位置
C．结构体中任何位置
D．结构体中特定位置
参考答案：查看无
答案解析：无
☆收藏
答案解析：无
☆收藏
- 我要回答: 网友(18.116.50.131)
- 热门题目: 1.硬件描述语言的突出优点是什么 2.WHEN_ELSE条件信号赋 3.状态机编码方式中，其中（）占