欢迎来到 简明问答题库 
登录 | 注册

当前位置：百科知识 > 计算机系统结构

问题描述：

[填空] 沿（）途径发展的同构型多处理机系统的典型结构代表是并行阵列处理机。
参考答案：查看无
答案解析：无
上一篇：没有了 下一篇：沿时间重叠技术途径发展的异构型多处理机系统的典型结构代表是（）处理机。

随机题目

某总线在一个总线周期中并行传送8个字节的数据，总线时钟频率是66MHz，每个总线周期等于一个总线时钟周期，则总线的带宽为（）。
若某计算机最复杂指令的执行需要完成5个子功能，分别由功能部件A～E实现，各功能部件所需要时间分别为80ps、50ps、50ps、70ps和50ps，采用流水线方式执行指令，流水段寄存器延时为20ps，则CPU时钟周期至少为（）。
假定某计算机的CPU主频为80MHz，CPI为4，并且平均每条指令访存1．5次，主存与Cache之间交换的块大小为16B，Cache的命中率为99%，存储器总线宽度为32位。请回答下列问题。 （）该计算机的MIPS数是多少？平均每秒Cache缺失的次数是多少？在不考虑DMA传送的情况下，主存带宽至少达到多少才能满足CPU的访存要求？ （）假定在Cache缺失的情况下访问主存时，存在0．0005%的缺页率，则CPU平均每秒产生多少次缺页异常？若页面大小为4KB，每次缺页都需要访问磁盘，访问磁盘时DMA传送采用周期挪用方式，磁盘I/O接口的数据缓冲寄存器为32位，则磁盘I/O接口平均每秒发出的DMA请求次数至少是多少？ （）CPU和DMA控制器同时要求使用存储器总线时，哪个优先级更高？为什么？ （）为了提高性能，主存采用4体交叉存储模式，工作时每1/4个存储周期启动一个体。若每个体的存储周期为50ns，则该主存能提供的最大带宽是多少？
程序P在机器M上的执行时间是20秒，编译优化后，P执行的指令数减少到原来的70%，而CPI增加到原来的1．2倍，则P在M上的执行时间是（）。
假设某计算机按字编址，Cache有4个行，Cache和主存之间交换的块大小为1个字。若Cache的内容初始为空，采用2路组相联映射方式和LRU替换算法，当访问的主存地址依次为0，4，8，2，0，6，8，6，4，8时，命中Cache的次数是（）。
随机题库