问题描述：
[单选]
不完整的条件语句的描述，是Verilog描述时序电路的途径之一。
A．正确
B．错误
参考答案：查看无
答案解析：无
☆收藏
答案解析：无
☆收藏
- 我要回答: 网友(216.73.216.220)
- 热门题目: 1.心前区隆起，最可能见于： 2.柜类家具的基本结构包括？ 3.试计算20摄氏度下的水体的饱