问题描述：
[单选]
不完整的条件语句的描述，是Verilog描述时序电路的途径之一。
A．正确
B．错误
参考答案：查看无
答案解析：无
☆收藏
答案解析：无
☆收藏
- 我要回答: 网友(216.73.216.96)
- 热门题目: 1.华为语音识别API中取消语音 2.在孔子的主要政治思想里，不包 3.供应链结构中“信息流”通常是