问题描述：
[单选]
不完整的条件语句的描述，是Verilog描述时序电路的途径之一。
A．正确
B．错误
参考答案：查看无
答案解析：无
☆收藏
答案解析：无
☆收藏
- 我要回答: 网友(3.15.22.202)
- 热门题目: 1.不确定原理作为量子力学的基石 2.关于电场强度和电势的关系，下 3.中国目前一般城市地区供电可靠