问题描述：
[单选]
不完整的条件语句的描述，是Verilog描述时序电路的途径之一。
A．正确
B．错误
参考答案：查看无
答案解析：无
☆收藏
答案解析：无
☆收藏
- 我要回答: 网友(216.73.216.96)
- 热门题目: 1.汝窑青瓷器物不求纹样装饰，釉 2.灸法的作用是？ 3.消费者的购买决策并不是一种偶