问题描述：
[单选]
不完整的条件语句的描述，是Verilog描述时序电路的途径之一。
A．正确
B．错误
参考答案：查看无
答案解析：无
☆收藏
答案解析：无
☆收藏
- 我要回答: 网友(216.73.216.136)
- 热门题目: 1.接上题，管道内空气的熵变和环 2.下述哪项方法将主生产计划中的 3.纵列式区段站在作业上的交叉干