问题描述：
[单选]
在VHDL中，用语句（）表示检测clock的下降沿。
A．clock’EVENT
B．clock’EVENT AND clock=‘2’
C．clok=‘1’
D．clock’EVENT AND clock=‘1’
参考答案：查看无
答案解析：无
☆收藏
答案解析：无
☆收藏
- 我要回答: 网友(216.73.216.29)
- 热门题目: 1.功率信号其能量为无穷大，其平 2.频带利用率η：定义为单位带宽 3.电路交换信息的传输时延比分组