问题描述：
[单选]
Verilog程序的基本设计单元是“模块”（module）。（）
A．正确
B．错误
参考答案：查看无
答案解析：无
☆收藏
答案解析：无
☆收藏
- 我要回答: 网友(216.73.217.21)
- 热门题目: 1.欠压状态的放大器可以等效为理 2.确定信号是不能用确定的时间来 3.非线性电路不满足叠加定理。（