问题描述：
[单选]
Verilog程序的基本设计单元是“模块”（module）。（）
A．正确
B．错误
参考答案：查看无
答案解析：无
☆收藏
答案解析：无
☆收藏
- 我要回答: 网友(216.73.216.76)
- 热门题目: 1.放大器所放大的信号一般是已调 2.变频就是把高频信号变成固定信 3.过压状态可用于末级。（）