问题描述：
[单选]
Verilog程序的基本设计单元是“模块”（module）。（）
A．正确
B．错误
参考答案：查看无
答案解析：无
☆收藏
答案解析：无
☆收藏
- 我要回答: 网友(216.73.217.21)
- 热门题目: 1.可重排无阻塞网络：不管网络处 2.严格无阻塞网络：不管网络处于 3.终端（Terminal）：是