问题描述：
[单选]
在进行数字电路的可测试性设计时，下面说法错误的是（）。
A．设计上应避免“线或”逻辑
B．所有不同相位和频率的时钟都应来自单一主时钟
C．数字电路应设计成主要以异步逻辑电路为基础的电路
D．电路应初始化到一明确的状态，以便确定测试的方法
参考答案：查看无
答案解析：无
☆收藏
答案解析：无
☆收藏
- 我要回答: 网友(216.73.216.96)
- 热门题目: 1.简述数据、信息、知识、策略、 2.语音对数压缩的两个国际标准分 3.双积分型ADC的转换原理是先