问题描述：
[单选]
在VHDL中，可以用语句（）表示检测clock下降沿。
A．clock’event
B．clock’eventandclock=’1’
C．clock=’0’
D．clock’eventandclock=’0’
参考答案：查看无
答案解析：无
☆收藏
答案解析：无
☆收藏
- 我要回答: 网友(18.118.5.49)
- 热门题目: 1.下面哪一个是VHDL中的波形 2.在VHDL中，PROCESS 3.在VHDL中，PROCESS