电子信息工程-第81页-百科知识题库-简明问答题库

当前位置：百科知识 > 电子信息工程

分类：

旅游历史科学天文体育文学音乐文化法律常识政治地理影视化学生活自然军事其他

[单选]在VHDL语言中，下列对时钟边沿检测描述中，错误的是（）。

[单选]在VHDL中，用语句（）表示检测clock的下降沿。

[单选]VHDL常用的库是（）标准库。

[单选]在VHDL中，可以用（）表示数据或地址总线的名称。

[单选]综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程;在下面对综合的描述中，（）是错误的。

[单选]下列关于变量的说法正确的是（）。

[单选]EAB中RAM的大小可灵活配置，AlteraFLEX10K系列器件中的EAB作RAM用时，有哪几种配置模式？（）

[单选]在元件例化语句中，用（）符号实现名称映射，将例化元件端口声明语句中的信号与PORTMAP中的信号名关联起来。

[单选]下面哪一条命令是MAXPLUSII在时序仿真时执行加载节点的命令？（）

[单选]库（LIBRARY）包括哪几大类？（）

<<<79 808182 83 > >>

随机题库