问题描述：
[单选]
在一个VHDL设计中idata是一个信号，数据类型为integer，数据范围0to127，下面哪个赋值语句是正确的。（）。
A．idata：=32
B．idata<=16#A0#
C．idata<=16#7#E1
D．idata：=B#1010#
参考答案：查看无
答案解析：无
答案解析：无
上一篇：下列那个流程是正确的基于EDA软件的FPGA/CPLD设计流程( )（）。
下一篇：在一个VHDL设计中Idata是一个信号，数据类型为std_logic_vector，试指出下面那个赋值语句是错误的。（）。
- 我要回答: 网友(3.147.13.229)
- 热门题目: 1.在一个VHDL设计中idat 2.在一个VHDL设计中Idat 3.如果a=1，b=1，则逻辑表